PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-058562

(43)Date of publication of application: 25.02.2000

(51)Int.Cl.

H01L 21/338 H01L 29/812 C30B 29/04 H01L 23/373 H01L 27/12

(21)Application number: 10-230747

(71)Applicant : NEC CORP

(22)Date of filing:

17.08.1998


(72)Inventor: SAMOTO NORIHIKO

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To complete a semiconductor thin film as well as suppress the rise in temperature in a gallium arsenic device, by providing a semiconductor element formed on the semiconductor thin film and a diamond substrate onto which the semiconductor thin film is adhered.

SOLUTION: This device is provided with a field effect transistor 107 formed on a diamond substrate 105 as well as an n-type GaAs working layer 103 as a channel layer where electrons run on an undoped GaAs layer 104. Further, it is provided with a source electrode 101a, a drain electrode 101b and a gate electrode 102. The diamond substrate 105 requires a thickness of 25–50 $\mu \rm m$ enough to hold the field effect transistor 107 by itself only. If a high-frequency integrated circuit including the field effect transistor is formed instead of a GaAs substrate on the diamond substrate, an impedance line same as that on the GaAs substrate is formed. Thus, the diamond substrate 105 having a high thermal



conductivity is used instead of the GaAs substrate, so that the thermal resistance of a GaAs semiconductor device can be reduced and an integrated circuit to cope with high frequency be formed.

LEGAL STATUS

[Date of request for examination]

17.08.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3144387

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-58562 (P2000-58562A)

(43)公開日 平成12年2月25日(2000.2.25)


(51) Int.Cl.7		識別記号	F I	テーマコード(参考)		
H01L	21/338		H01L 29/80	G 4G077		
	29/812		C 3 0 B 29/04	W 5F036		
C 3 0 B	29/04		H01L 27/12	B 5F102		
H01L	23/373		23/36	M		
	27/12					
			審査請求 有 請求項の)数8 OL (全 7 頁)		
(21)出願番号		特願平10-230747	(71)出願人 000004237	(71) 出願人 000004237		
			日本電気株式会社	<u>:</u>		
(22)出顧日		平成10年8月17日(1998.8.17)	東京都港区芝五丁	1月7番1号		
			(72)発明者 佐本 典彦			
			東京都港区芝五丁	1日7番1号 日本電気株		
			式会社内			
			(74)代理人 100070530			
			弁理士 畑 泰之			
			Fターム(参考) 40077 AA03 I			
				3B03 BB05 BB08 BD01		
			BD16			
			!	B01 CC01 CD01 CJ05		
				A.05 GR12 HC01 HC15		
			HC19 1	ICZI		

(54) 【発明の名称】 半導体装置とその製造方法

(57)【要約】

【課題】 半導体素子を薄膜化することにより、熱抵抗を低減して熱伝導を改善し、更に、ダイヤモンド基板上に被着させることにより、熱伝導を改善し、放熱効果を大ならしめた高出力の砒化ガリウム電界効果トランジスタに好適な半導体装置を提供する。

【解決手段】 半絶縁性GaAs基板上に分子線エピタキシャル法により半導体素子領域を成膜する際に、この半導体素子領域と半絶縁性GaAs基板の間にAIAs層を挿入しておく。このAIAs層を介して形成された半導体素子をエピタキシャルリフトオフにより半絶縁性GaAs基板から分離し、ダイヤモンド基板上に被着形成する。この結果、半導体素子を構成するGaAs厚さは薄く、且つ熱伝導度のよいダイヤモンド基板上に被着させられることによって、ダイヤモンド基板も含んだ半導体素子の熱抵抗は低減し、放熱効果が大きくなり、素子性能が向上する。



【特許請求の範囲】

【請求項1】 半導体薄膜上に形成した半導体素子と、この半導体薄膜を被着せしめたダイヤモンド基板とで構成したことを特徴とする半導体装置。

【請求項2】 前記ダイヤモンド基板には、その裏面に 金属プレーテッドヒートシンクが設けられていることを 特徴とする請求項1記載の半導体装置。

【請求項3】 前記金属プレーテッドヒートシンクは、フィン付き金属プレーテッドヒートシンクであることを特徴とする請求項2記載の半導体装置。

【請求項4】 前記半導体薄膜は、電界効果トランジスタの動作層となる層を含むことを特徴とする請求項1乃至3の何れかに記載の半導体装置。

【請求項5】 半導体基板上に積層した半導体薄膜上に 半導体素子を形成し、この半導体薄膜を前記半導体基板 から分離し、この分離した半導体薄膜をダイヤモンド基 板上に被着せしめることを特徴とする半導体装置の製造 方法。

【請求項6】 半導体基板上に積層した半導体薄膜を前記半導体基板から分離し、この分離した半導体薄膜をダイヤモンド基板上に被着せしめ、この被着した半導体薄膜上に半導体素子を形成することを特徴とする半導体装置の製造方法。

【請求項7】 前記半導体薄膜をエピタキシャルリフト オフにより前記半導体基板から分離したことを特徴とす る請求項5又は6記載の半導体装置の製造方法。

【請求項8】 前記ダイヤモンド基板には、その裏面に 金属プレーテッドヒートシンクが設けられていることを 特徴とする請求項5万至7の何れかに記載の半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置とその 製造方法に係わり、特に、高出力の砒化ガリウム電界効 果トランジスタに好適な半導体装置とその製造方法に関 する。

[0002]

【従来の技術】従来より、高出力の半導体装置では、動作時に多量の熱が発生し、この熱のために出力低下や信頼性の劣化をもたらし、場合によっては、素子破壊が発*40

 $\theta = (k \cdot 1 \cdot \theta \cdot 1 + K \cdot 2 \cdot \theta \cdot 2) / (k \cdot 1 + k \cdot 2) \cdots (3)$

で与えられる。 θ 1 = 1 0 0 \mathbb{C} 、 θ 2 = 4 0 \mathbb{C} 、 \mathbb{C} G a A s 基板の熱伝導度 k 1 = 0. 4 6 \mathbb{W}/\mathbb{C} m \mathbb{C} C p H S (金と仮定して)の熱伝導度 k 2 = 3. 2 \mathbb{W}/\mathbb{C} m \mathbb{C} の 条件下で、(3)式によれば、 θ = 4 7. 5 \mathbb{C} となる。【0 0 0 4】これに対し、特開平 5 - 1 6 6 8 4 9 \mathbb{C} 号公報のような構造では、次のように考えられる。G a A s チャネル側面積 A 1 は変わらずに、G a A s 基板と P H \mathbb{W}

(1+k2) … (3) ※Sの接触面積が2倍(2A1)になったとすると、対数 平均面積換算による平面熱伝導への変換を用いて近似す

Q $1 = k \ 1 \ (\theta \ 1 - \theta) \ Am / \delta \ 1 \ \cdots \ (4)$ ここで、 $Am = A \ 1 / 1 \ n \ 2 = 1 \ . \ 4 \ 4 \ A \ 1$ PHS側は、放熱面積が 2 倍になったままだと仮定して、

 $Q 2 = k 2 (\theta - \theta 2) (2 \cdot A 1) / \delta 2 \cdots (5)$

となる。これも定常状態を考えるとQ1=Q2となるか 50 ら

2

*生することがあった。このため、放熱性を少しでも良くすることが素子性能を向上させるために必要である。この放熱を良くする方法として、例えば、特開平5-166849号公報「半導体素子」記載の構造が知られている。これは、図9に示すように、n型の動作層601、ソース電極602a、ドレイン電極602b、ゲート電極603を表面に有し、厚さ30 μ mに研磨された半絶縁性の砒化ガリウム(GaAs)基板600の裏面に動作層601直下を含むように、幅2 μ m、深さ2 μ mの溝を多数形成して裏面の表面積を増大させ、この裏面に30 μ m厚のAuめっきプレーテッドヒートシンク(P1ated Heat Sink以下、PHSと略す)を施した構造にすることによって放熱効果を高めてい

【0003】しかし、上記したものは、以下のような問題があった。即ち、溝を形成することで、GaAs基板とPHSとの接触面積を増大させて、熱伝導度を増加させて、放熱効果の増大を期待しているが、GaAs基板とPHS界面の温度は、溝形成前後でほとんど変わらないという問題があった。その理由は、GaAs基板の厚さが溝形成前後でほとんど変わっていないためである。GaAsチャネルの面積をA1とし、ここでの発熱がそのままPHS側に伝播すると仮定すると、定常状態での単位時間当たりの熱流束Q1は、熱伝導度をk1、GaAs基板とPHS界面での温度をθとすると、

Q1=k1 ($\theta1-\theta$) $A1/\delta1$ … (1) また、PHSでの単位時間当たりの熱流束Q2は、熱伝導度 k2、PHSの厚さを $\delta2$ 、PHSと大気接触部の 温度を $\theta2$ とすると、

 $Q2=k2(\theta-\theta2)$ $A2/\delta2$ … (2) 熱抵抗Rは、熱伝導度をk、物体の長さを δ 、断面積を

Aとすると、 $R = \delta / k A$ であらわされるから、

 $Q1 = (\theta 1 - \theta) / R1 \cdots (1)$

 $Q 2 = (\theta - \theta 2) / R 2 \cdots (2)$

となる。定常状態での熱の流れを考えると、Q1=Q2であり、GaAs基板とPHSの厚さおよび面積が同じであるとすると、GaAs基板とPHS界面の温度 θ は、熱伝導度と温度の関数となり、

3 $\theta = (1.44 k 1 \cdot \theta 1 + 2 k 2 \cdot \theta 2) / (1.44 k 1 + 2 k 2) \cdots$ (6)

[0005]

【発明が解決しようとする課題】本発明の目的は、上記 10 した従来技術の欠点を改良し、特に、半導体を形成する 半導体薄膜を薄くすると共に、GaAsデバイス部分の 温度上昇を抑制した新規な半導体装置とその製造方法を 提供するものである。

[0006]

【課題を解決するための手段】本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。即ち、本発明に係わる半導体装置の第1態様は、半導体薄膜上に形成した半導体素子と、この半導体薄膜を被着せしめたダイヤモンド基板とで構成したことを特徴とするものであり、又、第2態様は、前記ダイヤモンド基板には、その裏面に金属プレーテッドヒートシンクが設けられていることを特徴とするものであり、又、第3態様は、前記金属プレーテッドヒートシンクは、フィン付き金属プレーテッドヒートシンクであることを特徴とするものであり、又、第4態様は、前記半導体薄膜は、電界効果トランジスタの動作層となる層を含むことを特徴とするものである。

【0007】又、本発明に係わる半導体装置の製造方法*

 $\theta = (k \, 1 \, \theta \, 1 / \delta \, 1 + k \, 2 \, \theta \, 2 / \delta \, 2) \, / \, (k \, 1 / \delta \, 1 + k \, 2 / \delta \, 2) \quad \cdots$ (7)

で与えられるから、 θ 1 = 1 0 0 $\mathbb C$ 、 θ 2 = 4 0 $\mathbb C$ とすると、 θ = 7 5.9 $\mathbb C$ となる。したがって、 $\mathbb G$ a A s 基板内での温度低減率は、12.05 $\mathbb C$ μ mであり、従来に比べ、10 $\mathbb C$ μ m以上の温度低減効果が見込まれる。

[0010]

【実施例】以下に、本発明に係わる半導体装置とその製造方法の具体例を図面を参照しながら詳細に説明する。

(第1の具体例)図1は、本発明に係わる半導体装置の 40 具体例の構造を示す図であって、これらの図には、半導体基板上に積層された半導体層から分離した半導体薄膜 103、104と、この半導体薄膜103、104を被着せしめたダイヤモンド基板105と、前記半導体薄膜103、104上に形成した半導体素子107とで構成した半導体装置が示されている。

【0011】以下に、本発明を更に詳細に説明する。図 1を参照すると、ダイヤモンド基板105上には、電界 効果トランジスタ107が形成されている。電界効果ト ランジスタ107は、ノンドープGaAs層104上に 50

*の第1態様は、半導体基板上に積層した半導体薄膜上に 半導体素子を形成し、この半導体薄膜を前記半導体基板 から分離し、この分離した半導体薄膜をダイヤモンド基 板上に被着せしめることを特徴とするものであり、又、 第2態様は、半導体基板上に積層した半導体薄膜を前記 半導体基板から分離し、この分離した半導体薄膜をダイ ヤモンド基板上に被着せしめ、この被着した半導体薄膜 上に半導体素子を形成することを特徴とするものであ り、又、第3態様は、前記半導体薄膜をエピタキシャル リフトオフにより前記半導体基板から分離したことを特 徴とするものであり、又、第4態様は、前記ダイヤモン

[0008]

【発明の実施の形態】本発明に係わる半導体装置は、半 導体基板上に積層された半導体層から分離した半導体薄 膜と、この半導体薄膜を被着せしめたダイヤモンド基板 と、前記半導体薄膜上に形成した半導体素子とで構成し たものである。

ド基板には、その裏面に金属プレーテッドヒートシンク

が設けられていることを特徴とするものである。

【0009】このように構成した半導体装置において、 半導体基板であるGaAs基板の厚さ $\delta1$ を 2μ m、ダイヤモンド基板厚さ $\delta2$ を 30μ m、そして、これらの 面積が共に等しいと仮定し、ダイヤモンドの熱伝導度 k2を4W/cm $\mathbb C$ とすると、(1)式と(2)式より、 Q1=Q2として、GaAsとダイヤモンド界面の温度 θ は、

【0012】図1で、n型GaAs動作B103の厚さを 0.10μ m、JンドープGaAsB104の厚さを 1.9μ m、ダイヤモンド基板1050厚さを 30μ m と仮定すると、ダイヤモンド基板105とJンドープG

.5

 $aAs B 104 の界面での温度 <math>\theta$ は、(7)式で与えられる。したがって、n型GaAs動作B 103の温度を150 ℃、ダイヤモンド基板105が、30 ℃で外気と接していると仮定すると、界面温度 θ は、47.5 ℃となる。

【0013】 (第2の具体例) 図2乃至図4を参照し て、本発明の半導体素子の製造方法について説明する。 まず、図2(a)に示すように半絶縁性GaAs基板2 00上に、ノンドープのGaAs層201 (例えば厚さ 1 μm) を分子線エピタキシャル装置により成膜した 後、ノンドープのA1As層202(例えば、厚さ2n m)をGaAs層201の上に成膜し、ついで、AIA s層202上に、ノンドープのGaAs層203 (例え ば厚さ100nm)を膜形成する。ついで、この層20 3の上にn型のGaAs動作層204 (例えば厚さ50 nm)を成膜する。次に、図2(b)に示すように、電 界効果トランジスタ (以下FETという) として動作さ せる部分を選択するため、不必要な部分のn型GaAs 動作層204をドライエッチングにより除去する。つい で、図2(c)に示すように、ソース電極205aおよ びドレイン電極205bを形成し、熱処理によりオーム 性接触を形成する。ついで、ゲート電極206を形成す る。次に、図3(a)に示すように、エピタキシャルリ フトしたい領域の周辺をレジストあるいは酸化膜をマス クとしてドライエッチング(例えばガスは塩素)により ダイシングし、チップ C を形成する。ついで、図3

(b) に示すように、ワックス様膜209 (例えば、アピエゾン ダブリュー: Apiezon Wを有機溶剤 (例えば、トリクロロエチレン trichloroe thylene)で希釈したもの)を電極形成面側に塗布し、全体をふっ酸 (HF) 水溶液210の中に浸漬する。そして、図3(c)に示すように、HF水溶液210中でAlAs層202が溶解して半絶縁性GaAs基板200から分離したFET207をダイヤモンド基板 (例えば、厚さ100 μ m) 211に被着させて、HF水溶液210中から引き上げた後、図4に示すように、ワックス様膜209を有機洗浄(例えば、トリクロロエチレン trichloroethylene)を用いて除去し、本発明の半導体装置を完成させる。

【0014】このように、この第2の具体例では、半導体基板200上に積層した半導体薄膜203、204上に半導体素子208を形成し、この半導体薄膜203、204を前記半導体基板200から分離し、この分離した半導体薄膜203、204をダイヤモンド基板211上に被着せしめるように製造するものである。

【0015】 (第3の具体例) 図5は、本発明の第3の 具体例を示す図である。図5に示す高出力GaAsFE Tの構造は、エピタキシャルリフトオフにより半絶縁性 GaAs基板から分離された電界効果トランジスタ部分 301が、裏面にPHSとなる金属層(例えば金、厚さ 50 。 30μm) 306が形成されたダイヤモンド基板305

上に形成被着したものである。

【0016】(第4の具体例)図6は、本発明の第4の具体例を示す図である。図6に示す高出力GaAsFETの構造は、PHSがフィン付きのPHS406となっており、PHS406の表面積を増加させて、放熱効果を高めようとする構造である。

【0017】 (第5の具体例) 図7、8は、本発明の半 導体素子の他の製造方法を説明する図である。図7

(a) に示すように半絶縁性GaAs基板500上に、 ノンドープのG a A s 層 5 0 1 (例えば厚さ 1 μm) を 分子線エピタキシャル装置により成膜した後、ノンドー プのAlAs層502 (例えば、厚さ2nm) をGaA s層501の上に成膜し、ついで、AIAs層502上 に、ノンドープのGaAs層503(例えば厚さ100 nm)を膜を形成し、更に、ついで、この層503の上 にn型のGaAs動作層504 (例えば厚さ50nm) を成膜する。次に、図7(b)に示すように、基板全面 にワックス様膜509 (例えば、アピエゾン ダブリュ ー:Apiezon Wを有機溶剤(例えば、トリクロ ロエチレン trichloroethylene)で 希釈したもの)を塗布した半絶縁性GaAs基板500 を、ふっ酸(HF)水溶液510の中に浸漬し、HF水 溶液510中で半絶縁性GaAs基板500からノンド ープのGaAs層503とn型GaAs動作層504と を分離する。

【0018】次に、図7(c)に示すように、HF水溶液510中で半絶縁性GaAs基板500から分離したノンドープのGaAs層503とn型GaAs動作層504とをダイヤモンド基板(例えば、厚さ100 μ m)511に被着させて、HF水溶液510中から引き上げた後、図8(a)に示すように、ワックス様膜509を有機洗浄(例えば、トリクロロエチレン trichloroethylene)を用いて除去する。そして、図8(b)に示すように、電界効果トランジスタとして動作させる部分を選択するため、不必要な部分のn型GaAs動作層504とノンドープGaAs層503とをドライエッチングによりエッチングし、ついで、図8(c)に示すように、ソース電極505aおよびドレイン電極505bを形成し、熱処理によりオーム件接触を

ン電極505bを形成し、熱処理によりオーム性接触を 形成し、最後に、ゲート電極506を形成し、本発明の 半導体装置であるFET507を形成する。

【0019】このように、この第5の具体例では、半導体基板500上に積層した半導体薄膜503、504を前記半導体基板500から分離し、この分離した半導体薄膜503、504をダイヤモンド基板511上に被着せしめ、この被着した半導体薄膜503、504上に半導体素子を形成するように製造するものである。

[0020]

【発明の効果】本発明に係わる半導体装置とその製造方

(5)

法は、上述のように構成したので、以下のような効果を 奏する。

(1) G a A s 半導体装置の熱抵抗を低くすることが可能である。その理由は、熱伝導度の良いダイヤモンド基板をG a A s 基板の代わりに用いるからである。

【0021】(2)高周波対応の集積回路素子を作ることができる。その理由は、ダイヤモンド基板の絶縁性が良いためである。

【図面の簡単な説明】

【図1】本発明に係わる半導体素子の第1の具体例を示 10 す断面図である。

【図2】本発明に係わる半導体素子の第2の具体例の製造工程図である。

【図3】図2に続く製造工程図である。

【図4】図3に続く製造工程図である。

【図5】本発明の第3の具体例を説明する断面図である。

【図6】本発明の第4の具体例を説明する断面図である。

【図7】本発明の第5の具体例を説明する製造工程図で 20 ある。

【図8】図7に続く製造工程図である。

【図9】従来技術を示す断面図である。


【符号の説明】

100 200 500 半絶縁性GaAs基板

101a ソース電極

101b ドレイン電極

【図1】



102 ゲート電極

103 n型GaAs動作層

104 203 304 404 503 ノンドー プGaAs層

105 211 305 405 511 ダイヤモンド基板

201 501 ノンドープのバッファGaAs層

202 502 ノンドープのAlAs層

204 303 403 504 n型GaAs動作

205a 301a 401a 505a ソース電 極

205b 301b 401b 505b ドレイン 電極

206 302 402 506 ゲート電極

107 207 507 電界効果トランジスタ

209 509 ワックス様膜

210 510 ふっ酸水溶液

306 プレーテッドヒートシンク (PHS)

20 406 フィン付きプレーテッドヒートシンク(P H S)

600 半絶縁性基板

601 n型動作層


602a ソース電極

602b ドレイン電極


603 ゲート電極

607 プレーテッドヒートシンク (PHS)


【図4】




【図5】



【図6】





(7)



